? ? ? ?高速AD板由兩片F(xiàn)PGA、2片ADC構(gòu)成。FPGA_B接收2路ADC的原始波形數(shù)據(jù)，通過DDR3進(jìn)行緩存，再由SRIO將原始波形數(shù)據(jù)發(fā)送到FPBA_A進(jìn)行信號處理。FPGA_B可以將原始波形數(shù)據(jù)和FPGA_A處理后的波形數(shù)據(jù)通過PCIE發(fā)送到主機，實現(xiàn)波形的處理與采集功能。
? ? ? ?對外接口包括一路PCIEx4鏈路、高速串行信號等。兩片F(xiàn)PGA之間有高速串行接口以及LVDS接口。
? ? ? ?為了便于同步，ADC的采樣時鐘由外部通過SMA提供、FPGA的調(diào)試接口采樣菊花鏈方式串聯(lián)1.8V JTAG ,配置方式為FAST BPI。
主要指標(biāo)：
● 標(biāo)準(zhǔn)6U VPX板卡；
● A/D采樣率：5 Gsps；
● A/D分辨率：10bit；
● 板內(nèi)多片ADC可同步工作；
● FPGA型號：XC7VX690T, FPGA資源使用率：可大于70%；
● FPGA資源使用率：可大于70%；
● DDR3陣列：4組DDR3，每組8Gbyte @ 64bit；
● DDR3速率：≥ 1000 Mb/s；
● 數(shù)據(jù)接口：高速串口@6Gbps；
● 控制接口：x4 PCI-E；
● 溫度范圍：-55℃～70℃；
● 整板功耗：最大100W；
● 電路板規(guī)格：VPX標(biāo)準(zhǔn)板卡，主板6U×160mm，后I/O板6U×40mm，風(fēng)冷散熱。
